Dettagli:
|
|
Luogo di origine: | Originale |
---|---|
Marca: | Original |
Certificazione: | ISO9001:2015standard |
Numero di modello: | AS4C32M16SC-7TIN |
Termini di pagamento e spedizione:
|
|
Quantità di ordine minimo: | 10pcs |
Prezzo: | Contact us to win best offer |
Imballaggi particolari: | Norma |
Tempi di consegna: | giorni 1-3week |
Termini di pagamento: | L/C, T/T, Western Union, Paypal |
Capacità di alimentazione: | 10000pcs/months |
Informazioni dettagliate |
|||
Tipo: | SDRam | Stile dell'installazione: | SMD/SMT |
---|---|---|---|
Pacchetto/scatola: | TSOP-54 | Serie: | AS4C32M16SC |
Tipo di prodotto: | DRAM | organizzazione: | 32 m. x 16 |
Descrizione di prodotto
Archiviazione di dati di memoria di AS4C32M16SC-7 TIN Dynamic Random Access Memory C8051F350-GQ AD7276BRMZ
Caratteristiche
•Frequenza di clock veloce: 133 megahertz
• Registri di modo programmabili - CAS Latency: 1 o 2 o 3 - BurstLength: 1,2,4,8, o fuori testo - tipo scoppiato: Sequentialor ha interfogliato
• L'auto rinfresca e l'auto rinfresca
• 8192 rinfrescano cycles/64ms (7,8 µs) T≦85°C
• Spenga il modo
• Singola alimentazione elettrica di +3.3V±0.3V
• Gamma di temperatura di funzionamento: - Industriale: TUM = -40~85°C
• Interfaccia: LVTTL
• - Il Pb libero e sincrono libero dell'alogeno completamente alle banche positive del bordo di orologio quattro controllate dallo scoppio multiplo BA0 & BA1 hanno letto con singolo scrivono la maschera automatica e controllata dell'operazione di precarica di comando di dati per la maschera lettura /scrittura di dati di controllo (x8, x16, x32) per l'indirizzo di colonna casuale di controllo di byte (x16, x32) ogni CLK (regola 1-N) disponibile in 86/54 di pacchetto di plastica di Pin 400 mil TSOP II, TSOPII-54 (x8, x16) TSOPII-86 (x32)
Descrizione
I AS4C16M32SC-7TIN, i AS4C32M16SC-7TIN e i AS4C64M8SC-7TIN sono quattro banca DRAM sincroni organizzata come 4 banche la x 4MBit x32, 4 banche la x 8Mbit banche x di x 16 e 4 16MBit x 8MBit x 8 rispettivamente. Questi dispositivi sincroni raggiungono i velocità di trasmissione, ad alta velocità per le latenze di CAS impiegando un'architettura di chip che i pezzi multipli di prefetches e poi sincronizza i dati di uscita ad un orologio di sistema.
Il dispositivo è destinato per rispondere a tutti gli standard industriali fissati elettricamente che meccanicamente per i prodotti sincroni di DRAM, sia. Tutti controllo, indirizzo, immissione dei dati e circuiti di uscita sono sincronizzati con il bordo positivo esternamente hanno fornito l'orologio
Sta azionando i quattro banchi di memoria in interfogli il modo permette che l'operazione casuale accada ad un più alto tasso possibile con i DRAM standard. Un tasso di dati sequenziale e gapless è possibile secondo la lunghezza, la latenza di CAS ed il grado scoppiati della velocità del dispositivo.
L'auto rinfresca (CBR) ed il rinfresco di auto è sostenuto. Questi dispositivi funzionano con una singola 3,3 alimentazione elettrica del ± 0,3 V di V. Tutte le componenti 512-Mbit sono disponibili in pacchetti di TSOPII- [86/54].
Categoria di prodotto: | DRAM |
SDRAM | |
SMD/SMT | |
TSOP-54 | |
bit 16 | |
32 m. x 16 | |
512 Mbit | |
133 megahertz | |
17 NS | |
3,6 V | |
3 V | |
60 mA | |
- 40 C | |
+ 85 C | |
AS4C32M16SC | |
Vassoio | |
Marca: | Memoria di Alliance |
Umidità sensibile: | Sì |
Tipo di prodotto: | DRAM |
Quantità del pacchetto della fabbrica: | 108 |
Sottocategoria: | Memoria & archiviazione di dati |
Entri nel vostro messaggio