Chip di memoria DRAM DDR4 8G 512MX16 di MT40A512M16LY-075-E EMMC

Descrizione di prodotto

Archiviazione di dati originale di memoria di MT40A512M16LY-075-E DRAM DDR4 8G 512MX16 FBGA

Caratteristiche

• VDD = VDDQ = 1.2V ±60mV

• VPP = 2.5V, – 125mV, +250mV

• Su dado, generazione interna e regolabile di VREFDQ

• pseudo ingresso/uscita dello aperto scolo 1.2V

• Rinfreschi un periodo del ciclo 8192 alla gamma di temperature di TC: – 64ms a -40°C a 85°C – 32ms a >85°C a 95°C – 16ms a >95°C a 105°C

• 16 banche interne (x4, x8): 4 gruppi di 4 banche ciascuno

• 8 banche interne (x16): 2 gruppi di 4 banche ciascuno • architettura di prefetch 8n-bit

• Premesse programmabili dello stroboscopio di dati

• Addestramento della premessa dello stroboscopio di dati

• Latenza indirizzo/di comando (calorie)

• Il registro multiuso HA INDICATO e SCRIVE la capacità

• Livellamento Write

• L'auto rinfresca il modo

• L'auto automatico a bassa potenza rinfresca (LPASR)

• A temperatura controllata rinfreschi (TCR)

• La granularità fine rinfresca

• L'auto rinfresca la terminazione

• Risparmio di energia massimo

• Calibratura del driver dell'uscita

• Termine nominale, parco e termine dinamico del su dado (ODT)

• Inversione del canale omnibus di dati (DBI) per il canale omnibus di dati

• Comando/parità di indirizzo (CA)

• Databus scrive il controllo a ridondanza ciclica (CRC)

• L'indirizzabilità Per-DRAM

• Prova di connettività

• JEDEC JESD-79-4 compiacente

• capacità del hPPR e dello sPPR