MT47H128M16RT - 25 archiviazione di dati dei chip di memoria 128MX16 FBGA della COMUNITÀ EUROPEA EMMC

Descrizione di prodotto

Archiviazione di dati di MT47H128M16RT-25 E-C Original DRAM DDR2 2G 128MX16 FBGA

Caratteristiche

• VDD = 1.8V ±0.1V, VDDQ = 1.8V ±0.1V

• 1.8V ingresso/uscita JEDEC-standard (SSTL_18-compatible)

• Opzione differenziale dello stroboscopio di dati (DQS, DQS#)

• architettura di prefetch 4n-bit

• Opzione duplicata dello stroboscopio dell'uscita (RDQS) per x8

• DLL per allineare le transizioni di DQS e di DQ con le CK

• 8 banche interne per l'operazione simultanea

• Latenza programmabile di CAS (CL)

• Latenza additiva inviata di CAS (AL)

• SCRIVA la latenza = la latenza COLTA - 1 t CK

• Lunghezze scoppiate programmabili: 4 o 8

• Forza regolabile dell'azionamento dell'dato-uscita

• 64ms, ciclo 8192 rinfrescare

• termine del Su dado (ODT)

• Opzione industriale di temperatura (l'IT)

• RoHS-compiacente

• Specificazione del nervosismo dell'orologio di sostegni JEDEC