Chip programmabile EPM9560ARC208-10 del circuito integrato del dispositivo logico del complesso di CPLD

Descrizione di prodotto

EPM9560ARC208-10 SMD/SMT CPLD - dispositivi logici programmabili complessi

CARATTERISTICHE:

■A dispositivi logici programmabili basati EEPROM ad alto rendimento di CMOS (PLDs) hanno costruito sull'architettura multipla di terza generazione della matrice di matrice (MAX®)

■programmabilità del in-sistema 5.0-V (ISP) attraverso l'interfaccia unita del gruppo di azione della prova di campione 1149,1 incorporati di IEEE (JTAG)

■Circuiti incorporati della prova di frontiera-ricerca di JTAG (BST) soddisfacenti rispetto al campione 1149.1-1990 di IEEE

■Famiglia programmabile cancellabile ad alta densità del dispositivo logico (EPLD) che varia da 6.000 a 12.000 portoni utilizzabili (vedi la tabella 1)

■10 ritardi di logica del perno--perno di NS con le contro frequenze di fino a 144 megahertz

■Pienamente compatibile con la specificazione componente periferica del bus locale del PCI del gruppo di interesse speciale di interconnessione (SIG del PCI), revisione 2,2

■macrocell dell'Doppio-uscita per uso indipendente di logica combinatoria e registrata

■Interconnessione di FastTrack® per i ritardi veloci e prevedibili di interconnessione

■I registri dell'ingresso/uscita con la radura e l'orologio permettono a su tutti i perni dell'ingresso/uscita

■Controllo pantano ordine dell'uscita programmabile da ridurrsi commutare rumore

■Operazione dell'interfaccia dell'ingresso/uscita di MultiVolt™, permettendo che i dispositivi colleghino mediante interfaccia ai dispositivi 3.3-V e 5.0-V

■Distribuzione configurabile di prodotto-termine dell'estensore permettendo fino a 32 termini del prodotto per macrocell

■Modo programmabile del risparmio di energia per riduzione di potere più di di 50% di ogni macrocell